为什么要做静电测试?
在各研发工程师成功研制出新电子产品之际，到量产之前都需先通过许多的测试项，其中以HBM与IEC61000-4-2的测试规范较广为人知，而近年也陆续有品牌厂指定进行TLP测试(Transmission Line Pulse Test)。尽管测试方法有所不同，最终的目的都是为了确保电子产品的可靠度。出厂前经过较严格ESD测试把关的电子产品，其可以应用的范围就较为广泛。不论是处于较潮湿的国家，又或是身在干燥寒冷容易产生静电的地区，都不易受到环境的影响而使消费者的体验上有所不同，如此一来也能增加消费者对品牌的信心。
HBM(器件)与IEC61000-4-2(系统)
HBM即为仿真人体对半导体器件的放电情形，放电模式与波形请参考: 做好静电防护的重要性。目前业界IC出厂时大都已经通过HBM的测试。接着到系统组装完成后则会进行IEC61000-4-2的系统层级ESD测试。IEC61000-4-2的ESD放电RC模型为150pF, 330Ω，而HBM则为 100pF, 1500Ω。由此可得知IEC61000-4-2的系统级测试拥有较大的充电电容，较小的放电电阻，也因此计算下来其测试电流会比HBM高出5倍左右。这也是即使IC出厂时已经通过HBM测试，到组装成系统后却仍需要额外的ESD保护器件(TVS)来协助通过IEC61000-4-2 测试的原因。
TLP测试(Transmission Line Pulse Test)
TLP测试与HBM及IEC61000-4-2皆是为了模拟ESD放电的情形。相较于ESD Gun测试只能得知是Pass还是Fail的测试结果，TLP测试会由低电流至高电流进行一次又一次的ESD放电模拟，并且于每次放电时同时量测待测物两端的电压与电流，测试所得之TLP特性图能帮助我们更深入了解TVS在遭遇ESD时的I-V特性与箝制电压(Clamping Voltage)。箝制电压即为TVS在遭受ESD冲击时测得的工作电压，因此如果箝制电压越小代表TVS越可能协助代测物通过ESD的测试。此外，可以更进一步比较主芯片与TVS的箝制电压关系，如此将可以预测TVS是否能成功保护主芯片免于ESD能量的破坏，是ESD防护器件最具指针性的参数。
Advantages of using TLP testing
对单体TVS而言，从做完TLP测试而得的图形之中即可快速的找出在相对应的ESD电流之下，TVS的箝制电压(Clamping Voltage)是多少。箝制电压小的TVS代表保护效果更佳，系统越可能通过IEC61000-4-2的测试。因此TLP图形能协助我们去推测TVS是否能满足系统的ESD防护需求，以通过IEC61000-4-2的静电测试。
对系统产品而言，IEC61000-4-2的ESD Gun测试能很快得知其ESD耐受程度，而做TLP测试则能帮助我们深入找出失效点的电压。我们可以对系统主芯片进行TLP测试，如此一来即可测得主芯片在ESD能量下的箝制电压，藉此我们就能与TVS的TLP图形来对应。针对主芯片的箝制电压来挑选箝制电压更低的TVS。这能帮助许多产品研发工程师在产品设计时间减少Try and Error的花费以及调整设计的时间成本。这也是近期众多品牌厂纷纷导入TLP测试方式，来针对自家产品做ESD验证的原因。
TLP测试的实际案例
1) ESD测试Spec为对Desktop的Audio Port 做Contact Discharge 8kV
考虑中的3颗TVS器件的TLP图如下:
TVS上件后，IEC61000-4-2 ESD实测结果如下:
从TVS箝制电压的比较，也能帮助我们预测IEC61000-4-2的测试结果。
2) Notebook HDMI Port With and Without TVS，TLP测量图形对比
由此图也可看出当HDMI Port加上TVS后，系统TLP曲线会跟着TVS的曲线走，如此一来系统就能够承受更高的ESD电流，同时也呈现更低的箝制电压(Clamping Voltage)，表示ESD的耐受更佳，也成功通过ESD的测试。
TLP测试结果解析
当我们在系统上进行TLP测试的时候，我们时常发现若TVS的箝制电压不够低，会导致后方IC损毁而测试Fail，不过TVS却是Pass的情形。这也说明了当我们在挑选TVS的时候，若考虑到TVS的ESD保护能力，应首先注重箝制电压(Clamping Voltage)要够低，而非TVS单体的ESD耐受。如此一来就能避免受保护器件Fail，而TVS却未受损的状况，也失去了添加ESD防护器件的目的。搭配TLP特性图来挑选适当的TVS器件，不仅能预防电路中较昂贵的主芯片遭到ESD破坏，同时能提高产品可靠度以减少量产后的客退返修机率，就能避免后续花更多成本来调整电路设计。